[index]

[back]

[next]

[glossar]

2. Prozessoren-Intel

• Celeron
• PIII Coppermine
• Willamette
• Itanium
• Timna
• Foster

Celeron

Nachdem Intels zweite Celeron-Generation mit Mendocino-Kern des Pentium II nicht über 533 MHz lief, greift Intel nun auf den Coppermine-Kern des Pentium III zurück. Der Frontside-Bustakt bleibt aber weiterhin auf 66 MHz beschränkt, der L2-Cache ist nur halb so groß wie beim Coppermine - 128 KB.

PIII Coppermine

Da der Pentium III mit Katmai-Kern kaum mehr als 600 MHz erreichte, mußte sich Intel etwas einfallen lassen, um den Athlon auf seinem Siegeszug entgegentreten zu können. Die Ablösung kam in Form des 'Coppermine' getauften neuen P-III/E.
Das /E sollte Verwechslungen mit dem Katmai-Pentium ausschließen; ab der 650 Mhz-Version fällt das /E weg.
Dies sorgt insofern für Verwirrung, als daß neben den 100-MHz-FSB-Prozessoren auch noch welche mit 133 MHz Systemtakt gibt, welche dann mit 'B' für Katmai, bzw. 'EB' für Coppermine existieren.
Der Endanwender kann also zwischen 4 verschiedenen Pentium III mit 600 MHz wählen (P-III 600, P-III/E 600, P-III/B 600 und P-III/EB 600).
Der Coppermine wird übrigens trotz seines Namens noch in Aluminium gefertigt.

Neuerungen des Coppermine

Dank des 0,18 µm Herstellungsprozesses ist die Chipfläche kleiner als beim Katmai. Deshalb wird auch eine geringere Corespannung von nur 1,6 Volt benötigt, was zu Problemen mit älteren Boards führen kann, da die Intel-Spezifikation früher nur eine Kernspannung von bis zu 1,8 Volt vorsah.
Der L2-Cache ist nur etwa halb so groß wie beim Katmai, aber das wird durch einen höheren Takt und eine bessere Anbindung wettgemacht.
Der PIII-Kern ist im Prinzip gleich geblieben - samt SIMD-Streaming-Erweiterung (SSE).
Dennoch gib es viele Unterschiede:

Die Strukurbreite wurde um 30% von 0,25 µm auf 0,18 µm verkleinert.

Es wurde eine sechste Metallschicht hinzugefügt.

Dank der kleineren Strukturen steigt die Gattergeschwindigkeit um 30 - 50%

Da eine um ca. 25% geringere Spannung benötigt wird, reduziert sich auch die thermische Leistung um fast die Hälfte.

Auch die Kerngröße konnte fast halbiert werden, das schafft Platz für einen auf dem Chip integrierten L2-Cache von 256 KByte.

Die Besonderheit ist aber nicht, daß der L2 auf dem Die untergebracht ist (beim Katmai noch auf dem Modul), sondern wie er angebunden wurde:
Über einen 256 Bit breiten (plus 32 Bit ECC) 'Back-Side-Bus' können in zwei Takten ganze Cachelines von 32 Byte vom L2 in den L1 verschoben werden. Somit erreicht man etwa bei einem 733-MHz-Modell eine theoretische Bandbreite von 11,76 GByte/s.

Die Gesamtzugriffszeit (Latenz) einer Cacheline ist mehr als viermal kürzer als beim 'alten' PIII, welcher nur 64-bittig und mit halbem Prozessortakt bedient wird.

Pentium IV 'Willamette'

Die mit 423 Pins zum Vorgänger unkompatible CPU wird einiges an Neuem mitbringen:
-beide Integer-Rechenwerke laufen mit doppeltem internen Takt
-die maximale Transferrate zwischen CPU und Chipsatz ist mit 3,2 GB/s dreimal so hoch wie beim Pentium III
-dies entspräche einem Systemtakt von 400 MHz, in Wirklichkeit arbeitet der Bus aber nur mit 100 MHz.Ähnlich dem AGP 4x wird aber die Busfrewuenz intern verdoppelt und sowohl die steigende als auch die fallende Signalflanke für die Datenübertragung genutzt. -der ISSE-Befehlssatz wurde nochmals erweitert und heißt jetzt SSE2. Dabei hat sich die Datenwortbreite gegenüber der ersten Version von ISSE auf 128 Bit verdoppelt.
-der L2-Cache soll vorerst 256 und später auch 512 KB groß sein und mit vollem CPU-Takt arbeiten.

Allerdings soll der für den Pentium IV konzipierte 'Tehama'-Chipsatz ausschließlich Rambus-Speicher unterstützen, was sich aber aufgrund der horrenden Preise dieser Module noch ändern dürfte.
Intel will übrigens beim Willamette auf die umstrittene Seriennummer verzichten. Markteinführung soll im 4. Quartal 2000 sein - mit 1,4 GHz.

Itanium

1999 wurde der 'Itanium' (ehemals Merced) als Intels erster 64-Bit-Prozessor erstmals vorgestellt. Für den Einsatz in Servern gedacht, soll der Itanium alias Merced im 3. Quartal 2000 auf den Markt kommen und als Sockel-417-Variante ab 733 MHz zu haben sein.
Der Chip soll laut Schätzungen etwa 35 Millionen Transistoren enthalten, welche rund 70 Watt verbrauchen dürften.
Die Merced-Hardware kann in ihren neun Einheiten (4 ALU/MMX, 2 FPU, 2 LOAD/STORE, 1 BRANCH) sechs EPIC-Befehle parallel ausführen.
Dank des EPIC-Konzeptes (Explicit Parallel Instruction Computing) entfällt die ganze komplexe Out-of-Order-Arbeit, welche alle aktuellen Prozessordesigns kennzeichnet.
Beim Itanium arbeitet die Pipeline unkompliziert 'in order'.



Der Itanium hat ein 3-stufiges Cache-Design mit getrennten Instruktions- und Daten-L1-Caches von je 16 KB und einem gemeinsamen 128 KB großen L2-Cache. L1 und L2 befinden sich auf dem Prozessorsilizium. Weiterhin besitzt er einen über Back-Side-Bus im Prozessormodul angekoppelten L3-Cache von 4 MB.
Alle Cache-Stufen arbeiten mit vollem Prozessortakt.
Der alte IA32 (32-Bit-Intel-Architektur) Befehlssatz wird samt Multimedia-Erweiterungen MMX und ISSE unterstützt. Für das Umschalten von IA64 (64-Bit-Intel-Architektur) auf IA32 gibt es extra Sprungbefehle ('jmpe' bzw. 'br ia'). Allerdings müssen vorher diverse Register gerettet werden. Ein kurzzeitiger Wechsel ist daher nicht sinnvoll, außerdem muß das Betriebssystem mitspielen.

Timna

Der Timna wird die erste CPU von Intel, welche den Chipsatz und eine Grafikeinheit auf dem Chip enthält.
Der Prozessor soll Ende 2000 als Sockel-370S-Modell auf den Markt kommen und läuft mit 100 MHz Systemtakt ab 600 MHz.
Der L2-Cache wird vorraussichtlich 128 KB groß sein.

Pentium IV Xeon 'Foster'

Der Nachfolger des Pentium III Xeon wird Ende 2000 ab 1 GHz und als Sockel-423-Version auf den Markt kommen. Systemtakt von 400 MHz und L2-Cache von 2 bis 4 MB sind geplant.

weitere Modelle

Weiterhin sind noch geplant:

'Northwood': - in 0,08 µm-Prozeß gefertigt; ab 3 GHz, Slot M; 600 MHz Systemtakt und 2 bis 8 MB L2-Cache

---

[index]

[back]

[next]

[glossar]